日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年12月 5日

出 願 番 号 Application Number:

特願2003-408112

[ST. 10/C]:

[JP2003-408112]


出 願 人
Applicant(s):

独立行政法人産業技術総合研究所

2004年12月

特許庁長官 Commissioner, Japan Patent Office 1) 11

7日



BEST AVAILABLE COPY

【書類名】 特許願 【整理番号】 329-03665 【あて先】 特許庁長官 殿 【国際特許分類】 H01L 29/78 【発明者】 【住所又は居所】 茨城県つくば市東1-1-1 独立行政法人産業技術総合研究所 つくばセンター内 【氏名】 昌原 明植 【発明者】 【住所又は居所】 茨城県つくば市東1-1-1 独立行政法人産業技術総合研究所 つくばセンター内 【氏名】 柳 永▼勲▲ 【発明者】 【住所又は居所】 茨城県つくば市東1-1-1 独立行政法人産業技術総合研究所 つくばセンター内 【氏名】 石井 賢一 【発明者】 【住所又は居所】 茨城県つくば市東1-1-1 独立行政法人産業技術総合研究所 つくばセンター内 【氏名】 関川 敏弘 【発明者】 【住所又は居所】 茨城県つくば市東1-1-1 独立行政法人産業技術総合研究所 つくばセンター内 【氏名】 鈴木 英一 【特許出願人】 【識別番号】 301021533 【氏名又は名称】 独立行政法人産業技術総合研究所

吉川 弘之

029-861-3280

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1

【代表者】

【提出物件の目録】 【物件名】

【電話番号】

【書類名】特許請求の範囲

【請求項1】

基板に対し起立した関係でソースとドレインの間に設けられた縦型チャネルと、該縦型チャネル内のキャリア走行方向とは直交する方向から該縦型チャネルを一対で挟むゲート絶縁膜と、これら一対のゲート絶縁膜の各々を介してそれぞれが該縦型チャネルに臨む計一対のゲート電極とを有する二重ゲート電界効果トランジスタにおいて、;

上記一対のゲート絶縁膜の誘電率を互いに異ならせたこと;

を特徴とする二重ゲート電界効果トランジスタ。

【請求項2】

請求項1記載の二重ゲート電界効果トランジスタであって;

上記一対のゲート電極は互いに電気的に接続されていること:

を特徴とする二重ゲート電界効果トランジスタ。

【請求項3】

請求項1記載の二重ゲート電界効果トランジスタであって;

上記一対のゲート電極は互いに電気的に独立であること:

を特徴とする二重ゲート電界効果トランジスタ。

【請求項4】

請求項1記載の二重ゲート電界効果トランジスタであって;

上記一対のゲート絶縁膜の厚みが互いに異なっていること;

を特徴とする二重ゲート電界効果トランジスタ。

【請求項5】

請求項1記載の二重ゲート電界効果トランジスタであって;

上記一対のゲート電極の仕事関数が互いに異なっていること:

を特徴とする二重ゲート電界効果トランジスタ。

【請求項6】

請求項1記載の二重ゲート電界効果トランジスタであって;

上記縦型チャネルは、上記キャリア走行方向と直交する方向の断面で見て三角形状をなし、上記一対のゲート絶縁膜の各々は、それぞれ該三角形状の対向する側面である斜面に接していること;

を特徴とする二重ゲート電界効果トランジスタ。

【請求項7】

請求項1から請求項6までのどれか一つに記載の二重ゲート電界効果トランジスタを複数用いて構成された半導体集積回路。

【書類名】明細書

【発明の名称】二重ゲート電界効果トランジスタ

【技術分野】

[0001]

本発明は、キャリアの走行するチャネルを当該キャリア走行方向とは直交する方向から それぞれゲート絶縁膜を介し、互いに電気的に接続しているか互いに電気的に独立な(互 いに絶縁分離された)一対のゲートにより挟んで成る、いわゆる二重ゲート電界効果トラ ンジスタの改良に関する。

【背景技術】

[0002]

周知のように、MOS電界効果トランジスタの高集積化、高速化のため、素子としての個々のトランジスタの微小化を進めていくと、ソース・ドレインの接近に伴ってドレイン電界がソースにまで影響を及ぼすようになり、一般に短チャネル効果と総称される現象が現れて、デバイス特性を劣化させる。例えば閾値電圧の低下やゲート電圧に対するドレイン電流の立ち上がりの鈍り(サブスレッショルド係数の増大)を招いたり、ソース・ドレイン間のリーク電流を増大させたりする。

[0003]

これに対し、薄いチャネル領域をキャリア走行方向とは直交する方向からそれぞれゲート絶縁膜を介し、互いに電気的に接続しているか電気的に独立な一対のゲートにより挟む構造にした、いわゆる "二重ゲート構造"にすれば、ドレイン電界を有効にシールドすることができ、短チャネル効果を抑制できる。実際、最近では、こうした二重ゲート電界効果トランジスタは最も微細化に適したトランジスタ構造と考えられており、種々の提案がなされている。

[0004]

[0005]

こうした二重ゲート電界効果トランジスタ構造では、チャネル5の両側に設けられているゲート6-1, 6-2が当該チャネル5を電気的にシールドすることになるため、ドレイン電界がソース7-1とチャネル領域界面の電位分布に与える影響を抑えることができ、短チャネル化に伴う閾値電圧の急激な低下とサブスレッショルド係数の急激な増加を防止することができる。しかし、こうした効果はあるものの、欠点もあって、このように薄いチャネルを持つことで微細化された場合にその特徴を発揮する二重ゲート電界効果トランジスタにおいては、CMOS回路で必須の作業となる閾値電圧を制御するのに、通常用いられるチャネル領域の不純物制御による方法は有効には使えなくなってしまう。こうした極薄いチャネル層を持つ微細化された二重ゲート電界効果トランジスタの場合、不純物のばらつきが問題となり、閾値電圧がばらついてしまうからである。

[0006]

そこで、この点を解決するために、従来からも、例えば下記特許文献1に認められる、

図26(A)~(C)に示されるような構造の提案もあった。なお、予め述べておくと、本書の全文および添付図面の全図を通じ、同一の符号にて示される構成要素は同一ないし対応する構成要素を示し、他の個所ないし他の図面に即しての説明を適用できる場合には特に断らない限り、各図ごとに各構成要素に関して同様の説明を繰り返すのは避ける場合もある。しかるにまず、この図26に示す従来例の場合、基本的には図25に示した従来例構造と同様ではあるが、図26(A)、(B)に示すように、一対のゲート絶縁膜6-1、6-2を介してそれぞれがチャネル5に臨み、周囲は埋め込み絶縁膜8-1、8-2で取り囲まれている計一対のゲート電極3-1、3-2が、互いに電気的に独立している点(互いに接続されてはおらず、絶縁分離状態にある点)で異なっている。そのため、例えば一方のゲート電極に固定バイアスを印加して置き、他方のゲート電極に独立に印加するバイアス電圧によってトランジスタを駆動するようなことができるし、この際に固定バイアスの値を変えるとトランジスタの閾値電圧が変わるので、閾値電圧の制御も可能となるのである。

【特許文献1】特開2002-270850号公報

[0007]

また、図27に示すように、下記非特許文献 1 に認められる従来例もある。これは、ソー・ス、ドレイン7-1、7-2間のチャネル 5 を縦型ではなくて "横型" とし、これを一対のゲート絶縁膜6-1、6-2を介しながら基板主面と平行な方向に伸びる一対の互いに独立な上下のゲート電極3-1、3-2で挟むようにした、いわゆるプレーナ型の構造における改良となっていて、上部のゲート電極3-1をn⁺(またはp⁺)ポリシリコン、下部のゲート電極3-2をp⁺(またはp⁺)ポリシリコンで構成し、つまり上下のゲート電極3-1、3-2に互いにフェルミ準位の異なるポリシリコンを用いることで、閾値電圧を制御可能とするべく図っている。

【非特許文献 1】K. Suzuki et al, IEEE ED, Vol. 42, No.11, 1995, pp.1940-1948 "EnhancedReChannel Transistors Grown by MOCVD", Chang-Luen Wu他, IEEE Transactions on Electron Devices vol.43 No.2.(1996) 207)

【発明の開示】

【発明が解決しようとする課題】

[0008]

図25に示した従来構造では、既に述べたように閾値電圧の制御ができない。対して、図26に示した従来構造では、一応、トランジスタの閾値電圧は制御できるものの、特性的には不十分な結果しか得られず、特にサブスレッショルド係数が急増する欠点がある。図27に示した横型チャネルを有する従来構造では、閾値電圧を制御可能にしたとは言っても、実際には用いるn⁺またはp⁺ポリシリコンのフェルミ準位は固定であるから、自由に制御できると言うことでは決してなく、また、構造的に見ても、自己整合二重ゲートの作製が極めて困難なプレーナ型であると言う欠点も持っている。

[0009]

本発明はこうした従来例の持つ欠点を解消ないし緩和し、ある程度以上に自由な閾値電 圧の設定が可能な原理構造を持つ二重ゲート電界効果トランジスタの提供を目的としてな されたものである。

【課題を解決するための手段】

[0010]


本発明では上記目的を達成するために、基板に対し起立した関係でソースとドレインの間に設けられた縦型のチャネルと、このチャネル内のキャリア走行方向とは直交する方向から当該チャネルを一対で挟むゲート絶縁膜と、これら一対のゲート絶縁膜の各々を介してそれぞれがチャネルに臨む計一対のゲート電極とを有する二重ゲート電界効果トランジスタにおいて、当該一対のゲート絶縁膜の誘電率を互いに異ならせることを提案する。

[0011]

ここで、一対のゲート電極は互いに電気的に接続されていても良いが、そうではなく、 互いに独立にする(互いに電気的に絶縁分離する)とより望ましい。

[0012]

上記の構成に加え、本発明では一対のゲート絶縁膜が互いに異なる厚みを持つ構成も提



[0013]

本発明はまた、構造的改良としても、チャネルはキャリア走行方向と直交する方向の断面で見て三角形状をなし、一対のゲート絶縁膜の各々は、それぞれこの三角形状の対向する側面である斜面に接している構造も提案する。また、以上に述べたどれかの構成による二重ゲート電界効果トランジスタを複数用いた半導体集積回路も提案する。

【発明の効果】

[0014]

本発明によると、一対のゲート絶縁膜の誘電率が互いに異なっているので、例えゲート電極が互いに電気的に接続されている場合でも、製造時に所望の閾値電圧に設定できる。しかも、チャネルにイオン注入等でドーピングして閾値を制御することを考えると、チャネル寸法が微細化するに伴い、不純物のバラツキ等が問題となってくるが、本発明方法ではそのような惧れもなく、かつ、既述した従来例に認められたような、サブスレッショルド係数の増大と言う問題も解決できる。

[0015]

さらに、一対のゲート電極を互いに電気的に独立させる本発明の特定の態様では、動作時においての閾値電圧制御を電気的に行うことも可能となる。例えば、相対的に誘電率が高い方のゲート絶縁膜に臨むゲート電極を駆動電極として用い、低い方のゲート絶縁膜に臨むゲート電極に適当な制御電位を与えるようにすれば、電界効果トランジスタのサブスレッショルド係数の急増を防止しながら閾値制御を電気的に制御できるようになり、必要とあれば、素子動作時においてのダイナミックな制御も可能となる。

[0016]

上記に加え、本発明の特定の態様に従い、一対のゲート絶縁膜の厚みを互いに異ならせることも、あるいはまた一対のゲート電極の仕事関数を互いに異ならせることも、上記の効果に付加されて、より細かな閾値電圧制御が可能となる。

[0017]

構造的には、図27に示したようなプレーナ型ではなくて、縦型チャネルを用いているために、昨今の優秀な製造技術を有効に利用でき、例えばウェットエッチングで作製することができる結果、ドライエッチングを用いねばならない時のように、チャネルがプラズマによるダメージを受けるようなこともないし、チャネル表面に自己整合的に(111)面を発現させ、原子層オーダで平坦化することもできるため、チャネル表面のラフネンス散乱による移動度の低下が少ない、高性能な電界効果トランジスタとし得る。

[0018]


もちろん、ソース、ドレイン及び両ゲート電極を同一主面に配置し得るので、デバイス 間の配線が簡単となる。また、作製プロセスではチャネルを先に加工しておき、両ゲート 電極を同じプロセスで加工することができるため、ソース、ドレイン領域と両ゲート電極 を自己整合の関係で配置できる。これはまた、寄生容量と寄生ソース・ドレイン抵抗の変 動によるデバイス性能の劣化を防止し得ることを意味する。

[0019]

さらに、本発明の特定の態様に従い、縦型チャネルを三角形状にするということは、短 チャネル効果をより良く抑えるのに効果がある。

[0020]

そしてまた、二重ゲート電界効果トランジスタ構造における消費電力の低減にも本発明は寄与し得る。本発明は、閾値電圧をかなり自由に制御できる手段を提供するので、例えば二重ゲート電界効果トランジスタの動作に関し、必要時には閾値電圧を下げて高速動作を保証し、待機時は閾値電圧を挙げてオフ電流を下げ、もって非動作時の消費電力を大幅に下げる等と言うことも可能になる。従って、単体の素子としてはもちろんのこと、本発明の二重ゲート電界効果トランジスタを複数用いて構成された半導体集積回路でも、その性能はこれまでに比しても下がることはなく、寧ろ逆に向上しながら、なおかつ、消費電



[0021]

なお、一対のゲート電極を互いに独立にした場合、つまりはソース、ドレイン電極を含めて四端子素子として本発明の二重ゲート電界効果トランジスタを構成した場合、上述のように、閾値電圧制御のためだけに一対のゲート電極に印加する電位を調整するだけではなくて、新しい回路機能を付加できる可能性もある。いずれにしても、本発明によると、これまでのシリコン集積回路の発展を今後とも遅滞させることがないばかりか、逆にシリコン集積回路の新しい機能の発現を促す可能性も高く、半導体産業に計り知れない恩恵をもたらすことができる。

【発明を実施するための最良の形態】

[0022]

図1(A)~(C)には本発明の第一の実施形態に従う二重ゲート電界効果トランジスタの概略構成が示されている。図1(B)は図1(A)のY-Y線に沿う断面端面図、図1(C)は図1(A)中のX-X線に沿う断面端面図であるが、実は、この第一の実施形態は、各領域の配置関係や機械的な意味での構造等は、図25に即して既に説明した従来構造と同様であって良いものである。すなわち、基板1に対し起立した関係でソース7-1とドレイン7-2の間に設けられた縦型チャネル5を、当該縦型チャネル内のキャリア走行方向とは直交する方向から一対のゲート絶縁膜6-1,6-2で挟んでおり、これら一対のゲート絶縁膜6-1,6-2の上にはそれぞれゲート電極3-1,3-2が設けられていて、これらのゲート電極3-1,3-2もまた、対をなしている。ただし、これら一対のゲート電極3-1,3-2は、チャネル5上に形成されている絶縁膜4を渡し越す部分3cで互いに電気的に接続されているため、実際には一つの部材とも認められる。

[0023]

しかるに、本発明を適用した結果、この第一の実施形態において、図25に示した従来例と根本的に異なっている点は、一対のゲート絶縁膜6-1,6-2のそれぞれの誘電率 ϵ 1, ϵ 2 が互いに異なっている (ϵ 1 + ϵ 2)点である。そのため、図25に示した従来例における既述の欠点が解消ないし緩和され、製造時におけるゲート絶縁膜の当該互いの誘電率 ϵ 1, ϵ 2 の調整により、例え一対のゲート電極3-1,3-2が上記のように互いに電気的に接続され、個々の電位は独立には調整できない状態であっても、サブスレッショルド係数の増加を招かない範囲で所望の閾値電圧を得ることができる。なお、それぞれが独立の誘電率 ϵ 1, ϵ 2を持つゲート絶縁膜6-1,6-2の材質は、既存材料から適当なものを相当程度の自由度を持って選ぶことができるし、後述の工程例におけるように、積層構造として形成することで、その実効的な誘電率を所望の値に決定することもできる。こうしたことは以下に述べる本発明の各実施形態においても同様に言えることである。

[0024]

図 2 (A) \sim (C) には本発明の第二の実施形態に従う二重ゲート電界効果トランジスタの概略構成が示されている。同様に図 2 (B) は図 2 (A) のY-Y線に沿う断面端面図、図 2 (C) は図 2 (A) 中のX-X線に沿う断面端面図であるが、この実施形態は、構造的には既に図26に即して述べた従来構造と同様であって良い。基板 1 に対し起立した関係でソース7-1とドレイン7-2の間に設けられた縦型チャネル 5 を、当該縦型チャネル内のキャリア走行方向とは直交する方向から一対のゲート絶縁膜6-1,6-2で挟んでおり、これら一対のゲート絶縁膜6-1,6-2の上にはそれぞれゲート電極3-1,3-2が設けられていて、それらが対を成している。しかし、図 1 に示す本発明実施形態とは異なり、これら一対のゲート電極3-1,3-2は互いに電気的に独立で、絶縁分離されたものとなっているため、個々のゲート電極に互いに異なる電位を印加することができる。図示の場合には、やはりチャネル 5 を始めとする各構成要素は埋め込み絶縁膜 2 上に形成されており、チャネル 5 の上部は絶縁膜 4 にて覆われている。

[0025]

この第二の実施形態でも、本発明の趣旨に従い、一対のゲート絶縁膜6-1, 6-2のそれぞ 出証特 2 0 0 4 - 3 1 1 1 7 4 5 れの誘電率 ϵ 1, ϵ 2は、互いに異なるものとされている。そのため、図26に示した従来構造による二重ゲート電界効果トランジスタの欠点は解消され、サブスレッショルド係数の増加を招かない範囲で所望の閾値電圧を得ることができるのみならず、一対のゲート電極3-1,3-2が互いに電気的に独立しているので、例えば誘電率の高い方のゲート絶縁膜6-1に臨むゲート電極3-1を駆動電極として用い、低い方のゲート絶縁膜6-2に臨むゲート電極に適当な制御電位を与えるようにすることで、電界効果トランジスタのサブスレッショルド係数の急増を防止しながら、例え動作時においても、要すればダイナミックに閾値電圧の電気的制御が可能となる。

[0026]

[0027]

こうした構造でも、図1,図2に即して述べた本発明実施形態の持つ効果はもちろん発揮されるが、以下、図4から図12までに即し、この図3に示す本発明二重ゲート電界効果トランジスタを作製する工程につき説明する。なお、他の実施形態も含めて、ここでは一応、縦型チャネル5はn型チャネルであることを想定しておくが、p型チャネルであっても以下に挙げる各工程例は同様に適用することができる。また、図4から図12の各図において(A)図は図3中のY-Y線に沿う断面端面図に相当し、(B)図はX-X線に沿う断面端面図に相当する。

[0028]

まず図 4 (A), (B)に示すように、シリコン基板 1 上に埋め込み酸化膜 2 とシリコン結晶層5aを持つSOI (Silicon-On-Insulator) ウエハを用意し、その表面に熱酸化でシリコン酸化膜を形成した後に、図 5 (A), (B)に示すように、そのシリコン酸化膜を例えば電子ビーム露光と反応性イオンエッチング (RIE: Reactive Ion Etching) で所望のパタンにパターニングしてドーピングマスク 9 を作製し、ソース領域7-1とドレイン領域7-2をドーピングにより形成する。

[0029]

図 6 (A), (B)に示すように、ドーピングマスクを弗酸で除去してから、例えば酸化膜と窒化膜を連続的に堆積して絶縁膜 4 を形成し、電子ビーム露光でパターニングを行い、RI Eで絶縁膜 4 からなるハードマスクを形成してから、結晶異方性ウェットエッチングあるいはRIEでチャネル 5 の右側に基板 1 に対して垂直なシリコン壁を作製する。このとき同時にソース領域7-1とドレイン領域7-2も片面側が整形される。この状態で、図 7 (A), (B)に示すように、最終的に相対的に厚いゲート絶縁膜となるゲート絶縁膜6-2を熱酸化あるいは化学気相成長法(CVD: Chemical Vapor Deposition)で形成する。このプロセスでは、実際にはソース、ドレイン7-1, 7-2の各側面にもシリコン酸化膜が形成されるが、それは図示してない。

[0030]

ここで、本発明の趣旨に従い、最終的に形成される一対のゲート絶縁膜の互いの誘電率 ϵ 1, ϵ 2を変える場合、この図 7 に示す工程でそれを行うこともできる。例えば同図 (A) 中に仮想線の矢印 f で示すように、公知既存の斜め蒸着技術やスパッタ法等を用い、シリ

コン熱酸化膜とは異なる適当な絶縁材料、例えばHfSi ON, HfA1Si ON, La203等の絶縁材料に 依る絶縁薄膜を重ねて形成すれば良い。ただし、このゲート絶縁膜6-2の実質的な誘電率 変更工程は、ここでは行わずに、後述の図9に即して説明する工程中において行っても良 い。もちろん、始めから所望の誘電率 ε2の特定誘電材料をゲート絶縁膜6-2として付着さ せても良い。

[0031]

次に、図8(A),(B)に示すように、例えば電子ビーム露光でレジストパタン10を形成す る。ここでポイントとなるのは、レジストパタン10が既に形成した厚いゲート酸化膜6-2 を覆い、かつ左側にチャネル厚(一対のゲート電極方向の厚み)分、広がっていることで あり、そのために、このプロセスにおいてはナノスケールでの精密な位置合わせが必要と なるが、このこと自体は、既存の技術をして十分に対処できる問題である。こうしたレジ ストパタン10を形成した後には、図 9 (A), (B)に示すように、絶縁膜 4 からなるハードマ スクを形成し、結晶異方性ウェットエッチング或いはRIEでシリコン層をエッチングする ことで、チャネル5の左側に垂直なシリコン壁を形成し、短時間の熱酸化で薄いゲート酸 化膜を形成する。この工程において、先に図 7(A)に即して述べた、どちらか一方、例え ば厚い方のゲート絶縁膜6-2に対し、仮想線の矢印 f で示すような、既述した適当な材料 を付着させる誘電率変更工程を付与しても良い。もちろん、薄い方のゲート絶縁膜6-1に 対する誘電率 ε 1の変更工程が必要な場合には、同様にこの工程にてチャネルを挟んで反 対方向斜めからの適当なる誘電材料照射を行えば良い。

[0032]

このようにして、図示の場合にはチャネル 5 の左側に誘電率 ε 1の薄いゲート酸化膜6-1 が、右側には誘電率 ε 2の厚いゲート酸化膜6-2が形成されたなら、図10(A),(B)に示すよ うに、ウエハ全面にゲート電極3-1,3-2となる電極材料3aを堆積する。適当な電極材料と しては、ドープドポリシコンや、薄い高融点メタル膜とドープドポリシリコンを連続堆積 して形成した複合膜等がある。しかるにここで、本発明の特定の態様に従い、一対のゲー ト電極3-1, 3-2の仕事関数を互いに異ならせる場合には、次のような工程を付加できる。

[0033]

例えばゲート電極材料3aとしてポリシリコンを選び、図10中、まず仮想線の矢印Wpで示 すように、当該ポリシリコン3aの堆積後、傾斜イオン注入法により、例えば燐を注入する と、薄いゲート絶縁膜6-1に接するゲート電極となる部分3-1と絶縁膜4の上方を渡し越す 部分には当該燐が注入されるが、厚いゲート絶縁膜6-2に接する部分の近傍のゲート電極 部分3-2は当該傾斜イオン注入の"影"となって燐が注入されずに残る。続いて今度は、 仮想線の矢印Wbで示すように、チャネル5を挟んで反対方向からの傾斜イオン注入法によ り、例えば硼素を注入すると、厚いゲート絶縁膜6-2に接するゲート電極となる部分3-2と 絶縁膜4の上方を渡し越す部分には当該硼素が注入されるが、薄いゲート絶縁膜6-1に接 する部分3-1には注入されず、最初の段階で燐が注入されたままに残る。もちろん、この 注入の順番は逆でも良いが、いずれにしても、このような工程で、互いに異なる仕事関数 を持つ一対のゲート電極3-1,3-2を予め形成でき、この場合には薄いゲート絶縁膜6-1に 接っしていて燐を添加したゲート電極3-1の仕事関数の方が、硼素を添加した他方のゲー ト電極3-2のそれよりも低くなる。

[0034]

一対のゲート電極3-1、3-2に仕事関数差を設ける場合も設けない場合も、図10に示す工 程の後には最終的にゲート電極の平面的な領域を確定するため、図11(A),(B)に示すよう に、例えば減圧CVDでシリケードガラス11を堆積し、電子ビーム露光でゲートパタンを形 成し、RIEでシリケードガラス11からなるハードマスクを形成してから、そのハードマス クを利用してゲート材料3aをRIEで垂直に埋め込み酸化膜2で止まるようにエッチングす る。

[0035]

このような構造体を完成させたならば、図12(A).(B)に示すように、n型チャネルの場 合には燐をドープしたシリケードガラス(PSG)、p型チャネルの場合にはホウ素をドープ

したシリケードガラス(BSG) と、ドーピングしてないシリケードガラス (NSG) とを連続 的に堆積して絶縁膜8を形成する等し、続いて、瞬時加熱によるアニーリング (RTA) を 行い、チャンネル両端のソース、ドレインに及ぶ延長部のドーピングをする。その後、化 学機械研磨法(CMP)により、絶縁膜4をストッパとして研磨を行い、ゲート電極材料3a を左側ゲート電極3-1と右側ゲート電極3-2に分離すれば、図3に示した本発明の特定態様 の二重ゲート電界効果トランジスタが得られる。もちろん、図示はしてないが、絶縁膜を ウエハ全面に堆積して、コンタクトホールを形成し、A1電極形成、シンタリングを行うこ とで実際に製品として利用可能な素子構造が得られるが、これはこの種の分野において当 たり前の引き出し配線形成、パッケージング処理に従って良いことなので、これ以上の詳 しい説明は省略する。また、本発明が開示された以上、本発明のこうした二重ゲート電界 効果トランジスタを複数用いて、任意機能の半導体集積回路を構成することも、当業者に は極めて容易である。この点は後述する各実施形態に関しても同様のことが言える。

[0036]

なお、一対のゲート電極3-1,3-2の仕事関数を互いに異ならせるために既述したような イオン注入によるのではなく、そもそも別途な金属材料を用いる場合には、図10~11に示 した工程では第一の電極材料で片方のゲート電極のみが作製されるようにし、もう一回、 同様な工程を追加する等して、異なる材質、異なる仕事関数の第二の電極材料により、他 方のゲート電極を作製すれば良い。例えば組み合わせに適した材料例としては、モリブデ ンとアルミニウム等を上げることができる。

[0037]

図13(A)~(C)には、本発明のさらに異なる態様としての二重ゲート電界効果トランジス タが示されている。図3に図示した本発明電界効果トランジスタと異なる点は、図13(A) のY-Y線に沿う断面端面を示す図13(B)に良く示されているように、縦型のチャネル5が― 対のゲート電極3-1, 3-2を結ぶ方向、つまりはキャリア走行方向とは直交する方向の断面 (Y-Y線に沿う断面)において三角形状をしていることである。こうした構造は、(100)面 方位のSOI基板を用い、結晶異方性エッチングを援用することで得ることができる。以下 ではこの構造の製造工程例につき説明する。これまでと同様に、図14から図22の各図にお いて(A)図は図13中のY-Y線に沿う断面端面図に相当し、(B)図はX-X線に沿う断面端面図に 相当する。

[0038]

まず、図14(A),(B)に示すように、シリコン基板1上に埋め込み酸化膜2と(100)面方位 のシリコン結晶層5aを持つSOIウエハを用意し、その表面に熱酸化でシリコン酸化膜を形 成し、図15(A),(B)に示すように電子ビーム露光とRIEで当該シリコン酸化膜によるドーピ ングマスク9を作製してから、ソース7-1とドレイン7-2を形成するべき領域にそれぞれ適 当なる不純物をドーピングする。

[0039]

次いで、図16(A), (B)に示すように、絶縁膜4からなるハードマスクをRIEで形成し、例 えば2.38%のTMAH水溶液を用いてシリコン層をエッチングする。これによりチャネルの右 側に斜めの(111)面方位を持つシリコン面が露呈形成される。そこで、熱酸化を施すかCVD で、図17(A),(B)に示すように、ここに相対的に厚膜となるゲート絶縁膜6-2を形成する。 この実施形態でも、本発明の趣旨に従い、一対のゲート絶縁膜の誘電率 ϵ 1, ϵ 2を互いに 変えるに関し、この工程でそれを行うことができ、図17(A)中に仮想線の矢印fで示すよう に、公知既存の斜め蒸着技術やスパッタ法等を用い、例えばHfSi ON, HfAlSi ON, La203等、 シリコン熱酸化膜とは異なる適当な絶縁材料を重ねて形成すれば、誘電率 ε 2が後に形成 される他方のゲート絶縁膜6-1の誘電率 ε1とは異なるゲート絶縁膜6-2とすることができ る。ただし、このゲート絶縁膜6-2の実質的な誘電率変更工程は、ここでは行わず、後述 の図19に即して説明する工程中においてであっても良い。もちろん、始めから所望の誘電 率 ε 2の特定誘電材料を付着させても良い。

[0040]

こうした構造の上に、図18(A),(B)に示すように、電子ビーム露光でレジストパタン10

を形成し、図19(A),(B)に示すように、例えばRIEで絶縁膜4からなるハードマスクを形成・ してから、結晶異方性エッチングでチャネルの左側に(111)面方位をもつ斜めのシリコン 面を形成し、短時間の熱酸化で薄いゲート酸化膜6-2を形成する。先に述べたように、一 対のゲート絶縁膜6-1, 6-2の互いの誘電率 $\epsilon 1$, $\epsilon 2$ を変える場合に、図17に仮想線の矢印 f で示した工程を止め、この図19図示の工程で、どちらか一方、例えば厚い方のゲート絶 縁膜6-2に対し、仮想線の矢印 f で示すような、既述した適当な材料付着による誘電率変 更工程を付与しても良い。先に述べたと同様、薄い方のゲート絶縁膜6-1に対する誘電率 変更工程が必要な場合には、同様にこの工程にてチャネルを挟んで反対方向斜めからの適 当なる誘電材料照射を行えば良い。

[0041]

こうした後、図20(A),(B)に示すように、ウエハ全面にゲート電極材料3aを堆積させ、 それから図21(A),(B)に示し、また既に説明した方法に従い、シケードガラス11を堆積さ せて、電子ビーム露光でゲートパタンを形成し、RIEでゲート加工をする。

[0042]

ここで、図21に図示した工程に移る前に、本発明の特定の態様に従い、一対のゲート電 極3-1. 3-2の仕事関数を互いに異ならせる場合には、図20に図示する工程において、例え ばゲート電極材料3aとしてポリシリコンを選び、図20中、まず仮想線の矢印Wpで示すよう に、当該ポリシリコン3aの堆積後、傾斜イオン注入法により、例えば燐を注入すると、薄 いゲート絶縁膜6-1に接するゲート電極となる部分3-1と絶縁膜4の上方を渡し越す部分に は当該燐が注入されるが、厚いゲート絶縁膜6-2に接する部分の近傍のゲート電極部分3-2 は当該傾斜イオン注入の"影"となって燐が注入されずに残る。続いて今度は、仮想線の 矢印Wbで示すように、チャネル5を挟んで反対方向からの傾斜イオン注入法により、例え ば硼素を注入すると、厚いゲート絶縁膜6-2に接するゲート電極となる部分3-2と絶縁膜4 の上方を渡し越す部分には当該硼素が注入されるが、薄いゲート絶縁膜6-1に接する部分3 -1には注入されず、最初の段階で燐が注入されたままに残る。この注入の順番は逆でも良 いが、いずれにしても、このような工程で、互いに異なる仕事関数を持つ一対のゲート電 極3-1, 3-2を予め形成でき、この場合には薄いゲート絶縁膜6-1に接っしていて燐を添加 したゲート電極3-1の仕事関数の方が、硼素を添加した他方のゲート電極3-2のそれよりも 低くなる。

[0043]

図21に図示した工程の後には、図22(A),(B)に示すように、ウエハ全面にこれも既述し たPSG(p型チャネルの場合はBSG)とNSGとからなる絶縁膜8を連続的に堆積し、瞬時加熱 アニーリングをしてチャネル延長部のドーピングを行ってから、化学機械研磨(CMP)を 利用し、絶縁膜4をストッパとして研磨を行えば、図13に示したように、分離されたゲー ト電極3-1, 3-2を有する本発明二重ゲート電界効果トランジスタが完成する。その後の処 理については、これも既に述べた通り、この種の分野における通常の処理に従って良い。 なお、同様にイオン注入法によらず、一対のゲート電極3-1. 3-2の仕事関数を互いに異な らせるために別途な金属材料を用いる場合には、図20~21に示した工程では第一の電極材 料で片方のゲート電極のみが作製されるようにし、もう一回、同様な工程を追加する等し て、異なる材質、異なる仕事関数の第二の電極材料により、他方のゲート電極を作製すれ ば良い。組み合わせる電極材料には、既述したように、適当な金属材料を選んで良い。

[0044]

図23(A),(B)には、こうした三角チャネル5を形成する場合の他の実施形態が示されて いる。つまり、一方のゲート絶縁膜、この場合、誘電率 ε 2で厚い方のゲート絶縁膜6-2の 高さの途中に他方のゲート絶縁膜、この場合誘電率 ε1で薄い方のゲート絶縁膜 6-1がぶ つかるような形状になっていて、三角チャネル5はさらに微細化されている。そもそも縦 型チャネル5を三角形状のチャネルにすることは、短チャネル効果をより顕著に制御する ために有効であるので、このように三角チャネル5を微細化すると、その効果はより大き くなる。この場合にも、チャネル5のみが微細化されるので、ソース・ドレイン寄生抵抗 は小さくできる利点がある(延長部のソース・ドレインは太いままに残し得る)。

[0045]

こうした構造の作製工程は基本的に図14~図22に即して述べた工程と同様で良い。異ならせる点は、図19図(A),(B)に示す工程中の結晶異方性エッチング時間であり、それは長くする必要がある。エッチング時間を正確に制御するのがポイントである。

[0046]

図24(A), (B) には、一対のゲート絶縁膜6-1, 6-2の厚みは異なるけれども、図1に示した本発明の基本的な実施形態におけると同様、一対のゲート電極3-1, 3-2が接続部分3cで接続されている実施形態が示されている。一対のゲート絶縁膜6-1, 6-2の厚みが互いに異なることを除いては、図1に示した本発明実施形態における各部の説明をそのまま援用でき、またその効果においても、同様の効果を発揮し得る。一対のゲート電極3-1, 3-2に異なる電位を与えることはできないが、本発明に従い製造工程において一対のゲート絶縁膜6-1, 6-2の誘電率 ε 1, ε 2を調整することで、さらにはまた、これに加え、本発明の特定の態様に従い、図示のように一対のゲート絶縁膜の厚み関係や、要すれば一対のゲート電極の互いの仕事関数を調整することで、所望の閾値電圧を与え得る自由度を持つ。

【図面の簡単な説明】

[0047]

- 【図1】本発明二重ゲート電界効果トランジスタの一実施形態の概略構成図である。
- 【図2】本発明二重ゲート電界効果トランジスタの他の一実施形態の概略構成図である。
- 【図3】本発明二重ゲート電界効果トランジスタのさらに他の一実施形態の概略構成 図である。
- 【図4】図3に示した二重ゲート電界効果トランジスタを作製する工程にあって出発 時点の工程を示す説明図である。
- 【図5】図4に続く工程の説明図である。
- 【図6】図5に続く工程の説明図である。
- 【図7】図6に続く工程の説明図である。
- 【図8】図7に続く工程の説明図である。
- 【図9】図8に続く工程の説明図である。
- 【図10】図9に続く工程の説明図である。
- 【図11】図10に続く工程の説明図である。
- 【図12】図11に続く工程の説明図である。
- 【図13】本発明二重ゲート電界効果トランジスタのまた別な実施形態の概略構成図である。
- 【図14】図13に示した二重ゲート電界効果トランジスタを作製する工程にあって出発時点の工程を示す説明図である。
- 【図15】図14に続く工程の説明図である。
- 【図16】図15に続く工程の説明図である。
- 【図17】図16に続く工程の説明図である。
- 【図18】図17に続く工程の説明図である。
- 【図19】図18に続く工程の説明図である。
- 【図20】図19に続く工程の説明図である。
- 【図21】図20に続く工程の説明図である。
- 【図22】図21に続く工程の説明図である。
- 【図23】本発明二重ゲート電界効果トランジスタのまた別な他の実施形態の概略構成図である。
- 【図24】本発明二重ゲート電界効果トランジスタのさらに異なる実施形態の概略構成図である。
- 【図25】縦型チャネルを有する二重ゲート電界効果トランジスタの従来例の概略構成図である。
- 【図26】縦型チャネルを有する二重ゲート電界効果トランジスタの他の従来例の概

ページ: 10/E


略構成図である。


【図27】プレーナ型二重ゲート電界効果トランジスタの従来例の概略構成図である


【符号の説明】

[0048]


- 1 半導体基板
- 2 埋め込み絶縁膜
- 3-1, 3-2 ゲート電極
- 5 チャネル
- 6-1, 6-2 ゲート絶縁膜
- 7-1 ソース
- 7-2 ドレイン


















【図3】























(A).


【図13】








(B)



















【図18】





【図19】




















【図25】






【図26】





【図27】



【書類名】要約書

【要約】

【課題】 自由な閾値電圧の設定が可能な原理構造を持つ二重ゲート電界効果トランジスタを提供する。

【解決手段】基板 1 に対し起立した関係でソース7-1とドレイン7-2の間に設けられた縦型チャネル5と、このチャネル5内のキャリア走行方向とは直交する方向から当該チャネル5を一対で挟むゲート絶縁膜6-1,6-2と、これら一対のゲート絶縁膜6-1,6-2の各々を介してそれぞれがチャネル5に臨む計一対のゲート電極3-1,3-2とを有する二重ゲート電界効果トランジスタにおいて、一対のゲート絶縁膜6-1,6-2の誘電率 ϵ 1, ϵ 2を互いに異ならせる。

【選択図】 図2

ページ: 1/E

認定・付加情報

特許出願の番号 特願2003-408112

受付番号 50302012138

書類名 特許願

担当官 第五担当上席 0094

作成日 平成15年12月 8日

<認定情報・付加情報>

【提出日】 平成15年12月 5日

特願2003-408112

出願人履歴情報

識別番号

[301021533]

1. 変更年月日 [変更理由]

[変更理由]

住 所 氏 名

2001年 4月 2日

新規登録

東京都千代田区霞が関1-3-1独立行政法人産業技術総合研究所

Document made available under the **Patent Cooperation Treaty (PCT)**

International application number: PCT/JP04/018525

International filing date:

06 December 2004 (06.12.2004)

Document type:

Certified copy of priority document

Document details:

Country/Office: JP

Number:

2003-408112

Filing date: 05 December 2003 (05.12.2003)

Date of receipt at the International Bureau: 24 February 2005 (24.02.2005)

Priority document submitted or transmitted to the International Bureau in Remark:

compliance with Rule 17.1(a) or (b)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record.

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потнев.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.